PAGE 11/24

PAT-NO:

JP357176762A

DOCUMENT-IDENTIFIER: JP 57176762 A

8015319168

TITLE:

SEMICONDUCTOR DEVICE

**PUBN-DATE:** 

October 30, 1982

INVENTOR-INFORMATION:

NAME

NAKAMAE, MASAHIKO

**ASSIGNEE-INFORMATION:** 

NAME **NEC CORP**  COUNTRY

N/A

APPL-NO:

JP56060888

APPL-DATE:

April 22, 1981

INT-CL (IPC): H01L029/72, H01L029/46

US-CL-CURRENT: 257/E29.173

### ABSTRACT:

PURPOSE: To implement a high speed operation with a high yield rate and high reliability, in a bipolar transistor with a Schottky barrier diode, by providing a wiring metal film through a film which prevents the reaction between metal silicide and wiring metal.

CONSTITUTION: An SiO<SB>2</SB> film 14 is provided on a P type base region 12 in an N type Si region 11. An Al electrode 18 is provided on a platinum silicide film 16 at the part of Schottky barrier diode (SBD) through a film 17 comprising Ti and W which prevents the reaction with the platinum silicide. Meanwhile, a polysilicon film 15 including high impurity garium is provided on an N<SP>+</SP> type emitter region 13. An Al electrode 18 is provided thereon through a film 17 comprising Ti and W. Thus a fine pattern, which is operated at a high speed, and multilayer wiring can be provided.

COPYRIGHT: (C)1982,JPO&Japio

(1) 日本国特許庁 (JP)

①特許出願公開

母公開特許公報(A)

昭57—176762

⑤ Int. Cl.<sup>5</sup>H 01 L 29/72 29/46 識別記号

庁内整理番号 7514—5F 7638—5F 砂公開 昭和57年(1982)10月30日

発明の数 1 審査請求 未請求

(全 3 頁)

### 69半導体装置

頭 昭56—60888

倒特の出

願 紹56(1981)4月22日

@発 明 者 中前正彦

東京都港区芝五丁自33番1号日

本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内原晋

#### 明 解 有

## 1. 発明の名称 半導体装置

### 2. 存許請求の範囲

# 3. 発明の幹細な説明

本発明は半導体装置に係り、物にジョットキーパリアダイオード(以下8BDと略配する)タランプ付きパイポーラトランジスタの新規を電磁構造を有する半導体装置に関する。

特開館57-176782(2)

次欠点となる。

本発明の目的は上述の従来の構造の欠点を輸出し、高い無望りで、かつ高信頼性の高速動作を実現し得る8BDタランプ付きペイポークトランジスタを得る事の出来る半等体装置を提供する事である。

・上必長な高艶点金属関厚が決まると、ポリシリコ ン罠上ではこの全国資源の約2倍の厚さのポリツ リコンが反応してシリサイド繋が形成されるので、 シリサイド化しない部分のポリシリコン値をある 租産見込み、過常ポリシリコン族は前配会異族の 3 倍根皮以上の厚さで設けられる。 しかし、ポリ シリコンと前記金異談とが反応してシリサイド製 が形成される時、その反応はポリシリコンの粒界 作母って進行しやすく、局所的にポリシ リコン属 を貫ぬいて単舶品何せでシリサイド膜が形成され る事が刻る。との様をポリシリコンの粒界に沿っ **元シリケイド形成反応は信頼性上重大な問題をか** かえている。 そこてポリシリコン裏は飲む序さよ りもさらに大きな余裕をもって厚く設ける必要が ある。しかし、ポリシリコン鉄が厚く設けられる とエミッタ抵抗が高くなり、 トランジスタの高速 化化は極めて不利でもり、さら化電視序の大きな 良差はスターンの根鎖化化対して大きを問題点を 移起し、かつ、多層配能構造を考える場合に重大

されてしまうからである。との為、8BDの存住

付きパイポーラトランジスタ代かいて、ジャットキーパリアダイオード上の電極構成が、金属シリナイド膜の上に会異シリサイドと記録金属との反応を防止する裏が設けられ、その上に配徴金属度が設けられて構成されてかり、かつエミッタ上の電板構成が、N週不利衡を含むポリシリコン質の上に、上記の金属シリサイドと記録金属との反応を防止する裏が設けられ、その上に配額金属度が設けられて構成されている事を特徴とする半導体装置の構造化ある。

以下、本発明の一実施例について、随面を用いて発細に観明する。

第1回社、従来の8BDクランプ付ペイポーラトランジスタの構造を観視する為の図である。N ボッリコン領域1の製画化P超ペース領域2及びN+超エミック領域3が形成されている。4仕表 関保険度である。8BD部分は全属シリテイド度6と配款全員第8との関化両者の反応を防止する 為の介在度7が設けられている。一方、エミッタ 部分は高級度のN型不純物を含むポリシリコン製

5の上に金属シリサイド頁6が形成され、その上 **ド前記介在展りが設けられ、さらにその上に配象** 金属裏8が設けられる。との様々従来の解逸では、 エミッチ上のポリシリコン罠5を厚くする必要が あり、さらに、その上に形成されるシリサイド裏 5 の底部で感に示す様に局部的に強く反応が進行 し、エミッタ伝統3の接合を強装することがある。 次に、ある図は本発明の一実施例を説明する為: の図である。N殻シリコン像域11の表面にP殻 ペース候域12が形成されている。14は表面保 麗の為の二酸化シリコン膜である。 8BD部分は 白金シリサイド膜16の上にナタンとタングステ ンから成る膜17を介してアルミ電艦18が設け られている。この、テタンとタングステンから成 る農化よってアルミと白金シリティドとの反応を 防止する。一方N<sup>+</sup> 製エミッタ領域18の上には 高級度の砒素を含むポリシリコン製入るがあり、 その上には前記テタンとタングステンから収る鉄 17を介してアルミ電車18が設けられる。との 様な構造ではエミッタ上のポリンリコン酸はシリ

サイド反応が無い為れ、エミッタ領域の形成に最 . 低必要を厚されまで奪くする事が出来る。

以上の様に本発明によれば、高い参賀でかつ高い信頼性をもってエミッタ接合のリータ又は破壊の恐れのない、かつエミック抵抗の小さい高速動作の実現し待る機翻ペターン化及び多層配動に有利なパイポープトラングスタを得る事が出来る。

### 4. 凶節の簡単を説明

第1回は従来の8BDクランプ付きパイポーラ トランジスタの新面間、第3回は本発明の一実施 例のSBDクランプ付きパイポーラトランジスタ の新面間である。

 持開昭57-176762 (3)

16……白金シリサイド製、17……テタンとタ ンタステンから成る介在換、18……アルミ電極 製、である。

代理人 弁理士 内 原



